Les nouvelles avancées de la puce promettent une autonomie accrue

Deux annonces de fabrication de puces annoncent aujourd'hui des changements importants dans la manière dont les processeurs seront produits à l'avenir.

Tout d’abord, Taiwan Semiconductor Manufacturing Corp. (TSMC) et ARM ont déclaré que TSMC avait enregistré le processeur ARM de la prochaine génération sur son processus FinFET 16 nm. Deuxièmement, Globalfoundries a déclaré avoir démontré l’empilement de puces 3D en utilisant un processus connu sous le nom de Through-Silicon Vias (TSV). L'annonce de TSMC montre que la fonderie est sur la bonne voie pour faire fonctionner les FinFET et que les cœurs 64 bits d'ARM progressent, tandis que l'annonce de Globalfoundries suggère de pouvoir accélérer les connexions entre les matrices, permettant des performances plus rapides.

La plupart des observateurs estiment que le processus FinFET, qui implique l’utilisation d’un canal vertical ou 3D par opposition au transistor planar traditionnel pour emballer davantage de transistors sur une puce tout en continuant d’optimiser les performances et la puissance, est important pour le contrôle des fuites du transistor. Ainsi, il fera des processeurs plus efficaces en énergie. Cela compte parce que je pense que nous aimerions tous que nos téléphones et tablettes utilisent moins d’énergie et aient une meilleure durée de vie de la batterie.

Intel a été le premier à produire en masse la technologie FinFET utilisant sa technologie Tri-Gate et l’utilise actuellement pour fabriquer ses puces Ivy Bridge de 22 nm. Le groupe de plates-formes communes, composé d'IBM, de Globalfoundries et de Samsung, a récemment annoncé qu'il était sur la bonne voie pour fabriquer des FinFET sur son procédé 14 nm en 2014, avec une production à grande échelle probablement en 2015.

Lors d'un récent événement, Globalfoundries a annoncé avoir simulé un cœur ARM Cortex-A9 à double cœur, tandis que Samsung avait annoncé la création d'une sortie sur bande du processeur ARM Cortex-A7, utilisant dans les deux cas leur technologie FinFET à 14 nm.

TSMC, le plus grand fabricant indépendant de semi-conducteurs au monde, avait déjà annoncé qu'il fabriquait également des FinFET, dans le cadre de son processus 16 nm. (À l'instar de l'approche du groupe de plates-formes communes, cela semble impliquer un changement des transistors frontaux, mais maintient le processus back-end à 20 nm.) TSMC fabrique une large gamme de processeurs utilisés dans les produits actuels, y compris des processeurs de pointe. de Qualcomm, Nvidia, Broadcom et beaucoup d’autres. L'annonce faite aujourd'hui indique que TSMC et ARM ont collaboré pour optimiser Cortex-A57 pour le processus FinFET, en utilisant l'IP physique Artisan d'ARM, les macros de mémoire TSMC et diverses technologies EDA (Electronic Design Automation). Le but de la construction de ces plaquettes est d’optimiser le processus TSMC et d’obtenir des informations sur la manière dont le processus FinFET interagit avec l’architecture.

Le Cortex-A57 sera le premier cœur de processeur ARM à prendre en charge son architecture ARMv8 et, partant, son premier cœur 64 bits. Les cœurs d'ARM sont incorporés dans un très grand nombre de processeurs, y compris ceux de presque tous les téléphones mobiles, et le passage au 64 bits devrait offrir de nouvelles capacités. Un certain nombre de fournisseurs travaillent notamment sur des puces de serveur 64 bits utilisant ce cœur, tandis que d'autres le coupleront à un processeur Cortex-A53 de faible puissance dans les futurs processeurs d'application pour téléphones mobiles. Selon ARM, les premiers transformateurs à utiliser les cœurs A57 et A53 apparaîtront à 28 nm, et on s’attendrait à une production à 20 nm après cela, puis à un passage à la production FinFET.

Dans cette première sortie de bande FinFET 16 nm, ARM indique que l’A57 était plus petit qu’un Cortex-A15 à 28 nm, ce qui correspond à environ 6 mm ², bien qu’il offre de nouvelles fonctionnalités, telles que les fonctionnalités 64 bits. Cette solution de bande impliquait une bibliothèque hautes performances, utilisant des cellules plus grandes que celles utilisées souvent dans les puces mobiles, et n'ayant pas encore été optimisée pour le processus, le noyau résultant peut être encore plus petit.

Dans le même temps, Globalfoundries a annoncé avoir présenté ses premières plaquettes SRAM entièrement fonctionnelles qui utilisent des TSV sur son processus 20 nm-LPM (basse consommation pour mobile). Les TSV permettent l’empilement 3D de puces, ce qui non seulement réduit l’empreinte physique, mais augmente également la bande passante et réduit la consommation électrique. Celles-ci intègrent effectivement un matériau conducteur entre plusieurs couches de matrice de silicium, créant des puces empilées verticalement. Dans l'approche "via-middle" de Global Foundries, les connexions ou vias sont insérés dans le silicium une fois les tranches terminées, mais avant le début de la fin de la ligne. En fabriquant les TSV après le processus de début de ligne, qui implique des températures élevées, Globalfoundries peut utiliser le cuivre pour les vias afin de fournir de meilleures performances.

Notez que chaque via est en fait assez volumineux par rapport aux caractéristiques typiques d’un processeur moderne, mesurant en microns par rapport aux nanomètres utilisés pour la production de transistors. Un processeur d'applications typique ou une puce graphique peut nécessiter environ 1 000 vias de ce type.

La démonstration a eu lieu au Fab 8 de Globalfoundries dans le comté de Saratoga, à New York.

Encore une fois, cela est important car l’industrie parle depuis longtemps de l’empilement de puces. En effet, Nvidia a récemment annoncé que son processeur graphique 2015, appelé "Volta", incorporerait une mémoire DRAM empilée pour améliorer les performances. On s’attend généralement à ce que d’autres fonderies proposent également des offres TSV.

Comme pour démontrer l’importance des TSV, plusieurs fabricants de mémoire, fabricants de puces logiques, fabricants de systèmes et fonderies ont annoncé aujourd’hui avoir atteint un consensus sur une norme pour un "cube de mémoire hybride", qui utilise plusieurs couches physiques de disques. augmenter à la fois la densité et la bande passante de la mémoire. J'ai vu ce produit pour la première fois lors d'une démonstration de Micron au forum des développeurs Intel il y a environ 18 mois, mais ce groupe est maintenant devenu un consortium appelé Hybrid Memory Cube Consortium et comprend les trois principaux producteurs de mémoires DRAM: Micron, Samsung et SK Hynix.

La nouvelle spécification couvre les connexions à courte portée et "ultra courte portée" sur les couches physiques, en particulier pour les connexions à la logique dans des applications telles que la mise en réseau hautes performances, les tests et la gestion. La spécification initiale inclut jusqu'à 15 Gbps pour une portée courte et jusqu'à 10 Gbps pour une portée ultra courte. Le groupe s’est fixé pour objectif de passer à 28 Gbps et 15 Gbps d’ici le premier trimestre de 2014. (MISE À JOUR: Micron annonce qu’il échantillonnera les navires mémoires utilisant la technologie TSV au troisième trimestre de 2013, la production en volume étant attendue au premier semestre de 2013. 2014.)

Vous ne verrez pas de produits 16 nm cette année; l'industrie ne se tournera pas vers les produits 20 nm avant la fin de l'année ou le début de l'année prochaine. Vous ne verrez pas non plus les processeurs qui incluent des TSV immédiatement. En fait, ni TSMC ni Globalfoundries n’ont donné de date de production réelle pour ces technologies. Néanmoins, diverses combinaisons de ces technologies et d’autres devraient donner lieu à des produits intéressants vers la fin de l’année prochaine, ou plus vraisemblablement, en 2015.