Forum technologique de plate-forme commune: fabrication de puces à 14 nm et moins

Hier, j’ai assisté au Common Platform Technology Forum, où IBM, Globalfoundries et Samsung ont présenté la technologie qu’ils utiliseront pour la fabrication de puces à l’avenir. Ce groupe, créé à l'origine par IBM pour distribuer ses technologies de fabrication de puces, utilise essentiellement un processus de base créé par IBM et ses partenaires, puis est transféré vers Globalfoundries et Samsung pour la fabrication en grande série.

Voici les faits saillants:

Le développement de la technologie de traitement FinFET 14 nm (création de transistors de type 3D) semble être sur la bonne voie, probablement avec le démarrage de la production des fonderies en 2014 et des produits basés sur cette production qui devraient apparaître d'ici 2015. (Intel fournit déjà des FinFET, qu'il appelle Transistors "Tri-Gate", sur 22 nm, mais Intel est différent en ce sens qu’il s’agit en premier lieu de son propre client, avec une conception de base unique, et que les fonderies doivent prendre en charge un nombre beaucoup plus important de clients.) Notez que la version Common Platform de ce processus, comme indiqué précédemment par Globalfoundries, associe la technologie FinFET sur le "serveur principal" au même "serveur principal" que son processus 20 nm.

Bien que tout le monde convienne que la lithographie EUV (extrême ultraviolette) sera nécessaire dans le futur, son développement prend plus de temps et pose plus de problèmes que prévu. Maintenant, il ne sera probablement pas utilisé avant la production à 7 nm ou même plus tard.

Alors que le groupe de plates-formes communes parlait jadis de rendre ses processus identiques de la part de chacun de ses fabricants afin que les clients puissent migrer facilement d’un fournisseur à l’autre, l’accent semble désormais être mis sur la création d’une technologie de processus de base, puis sur la possibilité de laisser les fonderies individuelles (Globalfoundries et Samsung) personnalisez-les pour leurs clients spécifiques.

La migration vers la production à 20 nm et à 14 nm ne créera pas autant de réduction de coût par transistor, comme les fabricants l’attendent de nouveaux nœuds de processus. (En règle générale, vous obtenez deux fois plus de transistors par nœud - loi de Moore - mais à un coût légèrement supérieur.) Mais 20 nm ajoute un coût supplémentaire, car il faudra pour la première fois "effectuer une double structuration" de la lithographie et le nœud de 14 nm le commun. Les partenaires de la plate-forme dont on parle ne sont pas vraiment un psy, car ils utilisent le "back-end" de 20 nm. Toutefois, les dirigeants ont déclaré s’attendre à revenir à la situation économique normale lors du passage à 10 nm.

Voici quelques détails:

Mike Cadigan, vice-président d’IBM Microelectronics, a expliqué l’évolution de la plate-forme commune au cours des 10 dernières années. Il est passé d’un groupe conçu pour créer une alternative au leader de la fonderie TSMC à un groupe comprenant désormais les deuxième et troisième fonderies (Globalfoundries et Samsung Semiconductor), basé sur une technologie issue de la recherche IBM et des autres sociétés. Il a notamment évoqué une nouvelle installation de recherche et développement sur les semi-conducteurs située à Albany, dans l'État de New York, construite en collaboration avec l'État et ses partenaires, où IBM collabore désormais avec ses cinq plus grands équipementiers sur des projets tels que le développement de véhicules électriques.

Cadigan (ci-dessus) a évoqué la difficulté de passer à la prochaine génération de technologie. "Nous sommes tous sur un tapis roulant", a-t-il déclaré, mais a suggéré que le modèle de plate-forme commune donne à ses membres la possibilité de tirer parti du travail effectué par les membres et leurs partenaires.

"Notre industrie est vitale pour la société", a-t-il déclaré, soulignant que le silicium rend tout ce qui va des smartphones aux voitures autonomes en passant par les nouveaux soins de santé.

Plus tard, lors d'une séance de questions-réponses, il a déclaré que le fonctionnement du groupe Plate-forme commune avait considérablement évolué au fil des ans. Dans le processus précédent, IBM créait la technologie de base et la mettait en œuvre dans son usine de fabrication d’East Fishkill, puis transmettait l’ensemble du processus à ses partenaires. Maintenant, a-t-il déclaré, une fois que la technologie de base d'IBM fonctionnait, elle passait directement à Globalfoundries et à Samsung, accélérant ainsi la mise sur le marché.

IBM affirme que la fabrication de puces doit faire face à des discontinuités majeures

Gary Patton, vice-président du Centre de recherche et de développement IBM Semiconductor, a présenté de manière approfondie la technologie, en analysant les défis auxquels seront confrontés les fabricants de puces dans les années à venir.

"Nous sommes à une discontinuité", a déclaré Patton (ci-dessus), la fabrication de puces subissant un changement majeur. Il a déclaré que ce n’était pas la première fois que l’industrie connaissait de tels problèmes, et ce ne serait pas la dernière. L'industrie a atteint les limites physiques du CMOS planaire et de l'oxyde de grille. Elle a donc dû passer à des matériaux à base de silicium contraint et à forte k / métal. Maintenant, at-il dit, nous sommes à la limite des dispositifs planaires, nous devons donc passer à «l’ère 3D», à la fois en termes de transistors (c’est-à-dire de FinFET) et d’emballages utilisant des concepts tels que l’empilement de puces. Dans la prochaine décennie, a-t-il déclaré, nous atteindrons la limite des dimensions atomiques et nous devrons passer à des technologies telles que les nanofils de silicium, les nanotubes de carbone et la photonique.

Pour que tout cela fonctionne, il est important que les fonderies n'agissent plus comme des entreprises de fabrication, mais collaborent avec leurs clients et les fournisseurs d'outils dans une "co-optimisation" du design / de la technologie, dans laquelle le processus agit davantage comme un "IDM virtuel. "(Fabricant de périphérique intégré).

Patton a évoqué la nécessité de poursuivre les recherches, en évoquant les installations de recherche d'IBM à Yorktown, Almaden et Zurich et en expliquant que, pour la vingtième année consécutive, IBM a obtenu le plus grand nombre de brevets. Il a également parlé de l'importance des partenaires, notamment du centre de recherche Albany Nanotech, construit en partenariat avec l'État de New York et le CNSE Suny / Albany, ainsi que Sematech et de nombreux fournisseurs de matériaux et d'équipements.

Une grande partie de son discours a porté sur les défis auxquels est confronté EUV, qu'il a qualifié de "plus grand changement de l'histoire de l'industrie de la lithographie". Il a ajouté que si EUV était prêt à fonctionner à 7 nm, il produirait des images plus nettes et donc des puces plus performantes que d’autres technologies. Mais il y a de grands défis. Pour commencer, l'équipement EUV ne dispose désormais que d'une source d'alimentation de 30 watts et doit atteindre 250 watts pour une production rentable. Cela nécessiterait une amélioration près de dix fois. Un autre problème concerne le contrôle des défauts sur le masque EUV.

Comme il a décrit le processus, cela ressemble presque à de la science-fiction: vous commencez par pulvériser de l’étain en fusion à 150 miles par heure, frappez-le avec un laser dans une pré-impulsion pour le distribuer, soufflez avec un autre laser pour créer un plasma, puis Faites rebondir les miroirs de la lumière pour créer le faisceau de lumière et assurez-vous qu'il frappe bien la plaquette au bon moment. Il a comparé cela avec 10 milliards de fois par jour de frapper une balle de baseball dans une zone d'un pouce au même endroit dans les gradins.

IBM collabore avec le fabricant de lithographie ASML et le fabricant de sources de lumière Cymer (que ASML est en train d’acquérir) pour accélérer la mise en marché de l’EUV. Le centre de recherche d’Albany est conçu pour être un "centre d’excellence" et IBM espère pouvoir y installer ses outils d’ici avril. Patton a déclaré que ce ne serait pas prêt pour la production 14 nm ou 10 nm, mais peut être pour 7 nm ou plus tard.

Entre-temps, IBM s'emploie activement à améliorer les rendements en utilisant plusieurs modèles, ce qui implique l'utilisation de plusieurs masques. À 20 nm, cela implique une double configuration, plusieurs masques étant utilisés pour créer les modèles. Mais pour que cela soit efficace, cela demande beaucoup de travail. IBM a donc travaillé avec les fournisseurs de conception d’outils (EDA) afin que les concepteurs de puces puissent créer un flux de conception de cellules standard ou créer un flux personnalisé, tout en restant plus efficaces.

À 10 nm, il a parlé de l’utilisation d’autres techniques, telles que le transfert d’image par la paroi latérale (SIT) et l’auto-assemblage dirigé, dans lequel la chimie facilite la mise en page du transistor. L’idée ici est qu’au lieu de créer un quadruple motif, vous pouvez toujours le faire en double, ce qui devrait coûter beaucoup moins cher.

Patton a également passé beaucoup de temps à parler de la nécessité de nouvelles structures de périphériques. Les FinFET existants ont des problèmes de performances et de variabilité, mais IBM s’efforce de créer des bandes plus étroites pour améliorer ces problèmes.

À 7 nm et au-delà, a-t-il déclaré, de nouvelles structures de dispositifs seront nécessaires, telles que des nanofils de silicium et des nanotubes de carbone. Les nanotubes de carbone peuvent potentiellement décupler la puissance ou les performances, mais présentent des défis propres, tels que la nécessité de séparer les nanotubes de carbone métalliques et semi-conducteurs et de les placer au bon endroit sur la puce. IBM a récemment annoncé avoir plus de 10 000 nanotubes de carbone en fonctionnement sur une puce.

L’amélioration des interconnexions constitue un autre domaine d’intérêt. M. Patton a déclaré qu’entre 4 et 8 nm, l’industrie passerait à la nanophotonique. Il a évoqué la récente démonstration par IBM d'une puce combinant la photonique et le silicium.

En définitive, l’objectif est d’intégrer la 3D et la photonique sur une seule puce. Patton a conclu en parlant d'une puce qu'il aimerait voir avec trois plans: l'un avec une logique avec environ 300 cœurs; un autre avec mémoire (avec 30 Go de DRAM intégrée); et un autre plan photonique, fournissant un réseau optique sur puce.

Globalfoundries et Samsung promettent la production complète de wafers de 14 nm en 2014

Des représentants de Globalfoundries et de Samsung ont expliqué comment ils relevaient le défi du passage au 14 nm et aux FinFET.

Mike Noonen, vice-président directeur du marketing, des ventes, de la qualité et du design chez Globalfoundries, a expliqué comment la société introduisait un procédé 20 nm à faible consommation cette année. Elle a déjà annoncé son processus 14XM, qui utilise des FinFET 14 nm avec un back-end plus rentable. Il a déclaré que Globalfoundries prévoyait une production en début de 14 nm cette année, avec la production complète du processus 14XM au premier semestre de 2014.

Entre autres choses, Noonen (ci-dessus) a parlé des partenariats chez 14XM, notamment du travail avec Synopsys sur les outils de conception, Rambus pour les interconnexions et ARM avec sa propriété intellectuelle physique Artisan. Il a déclaré qu'un Cortex-A9 double cœur permettait une réduction de puissance de 62% ou une amélioration de 61% des performances du 14XM par rapport au processus 28SLP de la fonderie.

Globalfoundries élargit son Fab 8 à Malte, dans le New York, et espère avoir une production totale de 10 nm (10 X M) au second semestre de 2015.

KH Kim, vice-président exécutif de Samsung Electronics, qui dirige les activités de fonderie de Samsung, a déclaré que de nombreux acteurs du secteur étaient sceptiques quant à l'approche "du portail d'abord" adoptée par la Common Platform Alliance pour la fabrication de portes en k / métal, mais que c'était "vraiment réussi" en aidant la société à augmenter la durée de vie de la batterie et la performance des processeurs mobiles.

La société est prête à offrir la technologie FinFET 14 nm, car les technologies planaires inférieures à 20 nm ne peuvent offrir des performances acceptables. Kim (ci-dessus) a déclaré que les technologies FinFET présentaient trois principaux défis: gérer les variations de processus, les problèmes de largeur de canal, ainsi que la modélisation et l'extraction 3D. Mais entre IBM, Samsung et Globalfoundries, Samsung détient le premier nombre de brevets et de publications dans la technologie 3D et le groupe de plates-formes communes a donc relevé ces défis.

Kim a notamment parlé d'un "processus de développement ISDA" pour lutter contre les variations et la résistance parasitaire; création d'un kit de développement en collaboration avec UC Berkeley, CMG et les fournisseurs d'outils Synopsys, Cadence et Mentor Graphics; et l'octroi de licences IP à ARM, Synopsys et Analog Bits pour aider les concepteurs de puces à créer plus facilement des conceptions système sur puce de 14 nm.

Travaillant avec ARM et Cadence, il a déclaré que Samsung avait créé les premiers modèles Cortex-A7 avec FinFET et était prêt à offrir des FinFET à ses clients. Cette année est principalement une année de validation et de conception, a déclaré Kim, avec une production complète à venir l'année prochaine. Il a également noté que Samsung possède actuellement deux fonderies, S1 en Corée et S2 à Austin, au Texas. Il construit en Corée une nouvelle usine destinée à la production de 20 et 14 nm, qui devrait entrer en service à la fin de 2014 ou au début de 2015.

Lors d'une séance de questions-réponses, Cadigan a abordé la question du passage aux plaquettes de 450 mm pour la production de puces, par rapport aux plaquettes de 300 mm qui sont maintenant courantes. Il a noté qu'un nouveau consortium développant une technologie 450 mm à Albany, dans l'État de New York, a déclaré que, même si le temps est compté, il s'attend à ce que l'industrie adopte le 450 mm "vers la fin de cette décennie". Il a déclaré qu'il s'attendait à ce que les véhicules électriques et électriques arrivent sur le marché en premier en 350 mm et peu de temps après à 450 mm.

Noonen a conclu cette session en appelant la fabrication de puces "l'activité la plus complexe de l'histoire de l'humanité", et il est clair que cela implique une série d'innovations technologiques incroyables.