Vidéo: LA LOI DE MOORE (Novembre 2024)
Il y a eu un certain nombre d'histoires dernièrement sur la fin de la loi de Moore. Ce n'est pas particulièrement surprenant - les gens prédisent sa disparition depuis des décennies, et j'ai déjà abordé les problèmes auparavant - mais la discussion a repris une nouvelle vie. Un article paru dans la revue Nature de M. Mitchell Waldrop confirme ce que la plupart des gens de l'industrie soupçonnaient: la prochaine génération de la feuille de route technologique internationale pour les semi-conducteurs (ITRS) ne se concentrera pas sur la réduction des transistors, mais plutôt sur le développement d'avancées de puces pour des applications spécifiques..
La loi de Moore, bien sûr, est basée sur l'observation faite par Gordon Moore (qui allait plus tard cofonder Intel), dans l'édition d'avril 1965 d' Electronique , selon laquelle le nombre de transistors dans un processeur doublait chaque année. (Une copie est en ligne ici.) En 1975, il avait prouvé qu'il était correct, mais il avait changé son estimation du doublement du nombre de jetons à tous les deux ans, un rythme largement suivi jusqu'à récemment par l'industrie.
En 1991, l'industrie américaine des semi-conducteurs a lancé ce qui allait devenir l'ITRS avec des contributions de groupes industriels de l'Europe, du Japon, de Taiwan et de la Corée du Sud. Au fil des ans, de nombreux changements ont été apportés à cette feuille de route. Jusqu'au début des années 2000, non seulement le nombre de transistors sur une puce doublait à chaque génération, mais aussi les fréquences d'horloge augmentaient, ce qui se traduisait par une augmentation évidente des performances. Les puces suivent ce que l’on appelle la mise à l’échelle Dennard, basée sur un article de 1974 qui dit que, lorsque les transistors sont mis à l’échelle, les performances augmentent à peu près du même facteur avec la même puissance. Mais lorsque les puces sont tombées au-dessous de 90 nm environ, cela a cessé de fonctionner et après que les puces atteignent 3 GHz ou 4 GHz, elles ont tout simplement consommé trop d'énergie et ont eu trop chaud. Plutôt que d'utiliser des cœurs plus rapides, l'industrie s'est tournée vers davantage de cœurs, ce qui fonctionne pour certaines applications mais pas pour d'autres. Pendant ce temps, les puces mobiles sont devenues plus populaires, entraînant avec elles une consommation d'énergie encore plus faible.
Un autre grand changement est venu avec les matériaux. Pendant la majeure partie de cette période, les puces étaient principalement des MOSFET ou des transistors à effet de champ métal-oxyde-silicium, ce qui signifie que les matériaux de base étaient assez simples. Au cours des dix dernières années, nous avons assisté à l’introduction des technologies de silicium contraint, de porte en métal à coefficient élevé k et de FinFET, toutes méthodes permettant d’accroître la densité et les performances au-delà de ce que les matériaux et conceptions traditionnels pouvaient accomplir. La plupart des observateurs pensent que lorsque nous atteindrons une production de 7 nm et au-dessous, nous aurons besoin de nouveaux matériaux alternatifs tels que le silicium germanium (SiGE) et l’arséniure d’indium gallium (InGaAs) et que nous pourrions éventuellement adopter une structure de transistor différente, telle que gate-all. -des transistors connus sous le nom de nanofils.
Récemment, les outils de lithographie - ceux qui éclairent les lumières qui activent les matériaux sur la tranche de silicium pour dessiner les motifs de la conception de la puce - sont également relativement statiques, la lithographie par immersion à 193 nm étant une norme depuis des années. Sans son remplacement, connu sous le nom de lithographie ultraviolette extrême (EUV), les fabricants de puces sont obligés d'utiliser plusieurs motifs, ce qui augmente les coûts. ASML et ses partenaires travaillent sur EUV depuis un certain temps et il semble maintenant cibler la production à 7 nm.
La combinaison de la fin de la mise à l'échelle Dennard, des nouveaux matériaux et de la modélisation multiple a augmenté les coûts de déploiement de chaque nouvelle génération de technologie. Et c'est devenu plus difficile, alors qu'Intel a récemment déclaré que ses plans pour 10 nm étaient deux ans et demi après l'introduction du 14 nm, ce qui signifie que cela se produirait en 2017. Samsung et TSMC envisagent également de préparer des puces de 10 nm pour une production de masse en 2017, et il est possible qu'ils battent même Intel pour ce nœud (bien que, bien sûr, des questions se posent sur la dénomination des nœuds et sur la densité de leurs processus par rapport à ceux d'Intel.)
Les modifications apportées à la feuille de route ITRS ne nient pas que la mise à l'échelle se poursuivra pendant un certain temps, même si la cadence de deux ans à laquelle nous sommes habitués n'est plus d'actualité, et avec de réelles limites physiques à venir. Mais la nouvelle version - appelée Feuille de route internationale des périphériques et des systèmes - insiste apparemment à la place sur différents types de technologie pour différentes applications, telles que les capteurs, les smartphones et les serveurs; et combiner différents types de transistors pour différentes choses, telles que la mémoire 3D, la gestion de l'alimentation ou les signaux analogiques.
La loi de Moore est-elle vraiment morte cette fois-ci? J'en doute. Intel continue de dire que "la loi de Moore est vivante et saine" et eux-mêmes et d'autres donnent de bonnes raisons pour que les puces continuent à se densifier au cours des dix prochaines années, alors même que les coûts continuent d'augmenter. Mais il ne fait aucun doute que nous allons assister à de nombreux changements dans la conception des puces, alors que nous nous éloignons de plus en plus du concept de conception unique qui évolue depuis des appareils minuscules jusqu'au centre de données. Et cela signifie que les concepteurs de puces devront prendre des décisions risquées et que les clients devront faire encore plus attention aux sélections qu'ils effectuent.
